aalto1 untyped-item.component.html
Functional verification methodology for complex application specific integrated circuits
Loading...
URL
Journal Title
Journal ISSN
Volume Title
Helsinki University of Technology |
Master's thesis
Electronic archive copy is available via Aalto Thesis Database.
Checking the digitized thesis and permission for publishing
Instructions for the author
Instructions for the author
Location:
Authors
Date
Department
Major/Subject
Mcode
S-88
Degree programme
Language
en
Pages
82
Series
Abstract
Tämä diplomityö käsittelee ASIC-piirien funktionaalista verifiointia.
Työssä käydään ensin läpi ongelmia, jotka liittyvät nykyiseen ASIC-piirien verifiointiin.
Suurimmat ongelmat liittyvät piirien jatkuvaan koon ja monimutkaisuuden kasvamiseen ja suunnitteluaikataulujen samanaikaiseen kiristymiseen.
Lisäksi esitellään erilaisia verifiointimenetelmiä, alkaen vanhemmista ja jatkuen menetelmiin joita aletaan ottaa käyttöön suuremmassa mittakaavassa nyt.
Uudempien ideoiden joukossa on käyttää verifiointikieliä, joita on ollut olemassa jonkin aikaa.
Osana tätä työtä arvioitiin eräs verifionitikieli ja sitä tukeva ohjelmisto.
Valittu ohjelmisto on Verisityn Specman Elite, joka evaluoitiin käyttämällä kommunikaatiopainoitteista testilaitetta.
Testilaite oli jo verifioitu käyttäen verilogilla kirjoitettua testipenkkiä, tämä sen takia että olisi jotain mihin verrata tuloksia, jotka saavutettiin käyttämällä uutta menetelmää.
Testilaite esitellään yleisellä tasolla, kuten myös verifiontiympäristön luonti käyttäen Specman Eliteä ja siihen kuuluvaa Verisityn omaa e kieltä.
Lisäksi esitetään Specman Eliten ominaisuuksien varaan rakentuva mahdollinen funktionaalinen verifiointimenetelmä.